我军军用食品发展综述（共2篇）
1.我军军用食品发展综述 篇一
军用数据总线技术发展综述
1553B以其高可靠性、易维修性、良好的操作方便性等优点成为目前应用最为广泛的数据总线,但随着军用通讯系统的数据传输量的`日益增长,这种数据总线的传输能力已经不能完全满足现代军用系统的需要.扩展数据总线的传输量、提高总线的传输速率将成为今后一段时期军用数据总线开发的主流.介绍、比较和分析了国内外现阶段应用的几种军用数据总线的构架及其优缺点.
作 者：马贵斌 周国奇 田珂 MA Guibin ZHOU Guoqi TIAN Ke 作者单位：马贵斌,MA Guibin(空军驻洛阳地区军代表室,河南,洛阳,471003)
周国奇,田珂,ZHOU Guoqi,TIAN Ke(中航光电科技股份有限公司,河南,洛阳,471003)
刊 名：电光与控制 ISTIC PKU英文刊名：ELECTRONICS OPTICS & CONTROL年，卷(期)：17(6)分类号：V271.4 TN91 TP393关键词：军用数据总线 高速数据总线 光纤通道 1553B
2.我军军用食品发展综述 篇二
随着集成电路技术的飞速发展, 传统引线键合封装技术已经无法满足集成电路多功能、小型化、轻量化、高性能、低功耗、低成本的要求, 倒装焊技术的出现满足了这些要求, 它已经广泛应用在集成电路封装中。近年来, 我军整机性能不断提升, 对军用集成电路的性能、重量、体积等都提出了更高要求, 以DSP、CPU、So C等为代表的新一代高性能集成电路纷纷研制。这些集成电路的引脚数已高达上千只, 在封装上只能采用倒装焊技术。
目前军用倒装焊集成电路已经开始出现在武器系统装备中, 而对其进行可靠性评价少有系统的研究, 展开军用倒装焊集成电路可靠性评价方法研究对工程应用具有重要的指导意义。
2 倒装焊集成电路的技术特点
与传统的键合工艺不同, 倒装焊 (flip-chip) 是在芯片的焊盘上制作出凸点 (焊球) , 凸点是铅锡、Au、Ni或导电聚合物, 直接将芯片面朝下用焊料或导电胶互连到基板 (底座、载体/电路板) 上的一种工艺技术, 替代了传统的键合丝连接方式。
倒装焊的封装的典型方式如图1所示。
与键合工艺相比倒装焊技术有以下优点。
⑴互连线非常短, 互连产生的电容、电阻、电感均比引线键合小得多, 更适用于高频高速的集成电路。
⑵所占基板面积小, 安装密度高, 采用面阵布局, 更适用于I/O数多的芯片使用。
⑶提高了散热能力, 直接在芯片背面就可以进行有效的冷却。
⑷简化安装互连工艺, 快速、省时, 适合于工业化生产。
倒装焊封装当然也有缺点, 主要有以下几点。
⑴芯片上要制作凸点, 增加了工艺难度和成本。
⑵焊点检查困难。
⑶使用底部填充要求一定的固化时间。
⑷倒装焊同各材料间的匹配所产生的应力问题需要解决。
3 美军对倒装焊集成电路标准的研究
2006年, Xilinx公司发布Virtex-4千万门级FPGA, 该产品采用陶瓷倒装焊1144引脚的CCGA封装 (CF1144) , 产品结构如图2所示。
NASA想将该款器件应用到航天器中, 但由于该器件采用倒装焊结构, 而且是非气密性封装, 不符合MIL-PRF-38535《集成电路制造通用规范》的V级 (宇航级) 要求。MIL-PRF-38535的V级要求集成电路必须气密性封装, 而且工作温度范围达到-55℃~125℃ (军温范围) 。
Xilinx公司对照MIL-PRF-38535的V级要求, 在Virtex-4FPGA上开展了试验摸底工作, 但未能打消NASA的疑虑。
2009年, NASA指出, 倒装焊技术已经成为大规模复杂芯片封装解决方案的唯一选择, 美国的各大半导体集成电路公司没有动力去开发符合美军标MIL-PRF-38535要求的陶瓷气密封装技术, 这些公司认为NASA对其产品 (V级) 需求量非常少, 而开发新的气密封装技术的投资巨大, 很难取得经济效益。
2010年, 美军国防后勤供应中心 (DSCC) 牵头成立了G12工作组。由G12工作组专门负责研究陶瓷非气密倒装焊集成电路宇航级 (Y级) 的质量保证要求。工作组由政府、制造商、OEM等相关单位组成, 负责研究Y级的概念、认证要求, 并开展老炼、可焊性等摸底试验工作。
经过3年多的研究, 于2013年12月20日MIL-PRF-38535的K版正式发布实施, K版中正式纳入了陶瓷非气密倒装焊集成电路宇航级Y级考核要求。至此, 美军为倒装焊集成电路的质量保证提供了依据, 在宇航飞行任务中可以选择那些性能更先进的倒装焊集成电路。
4 倒装焊集成电路评价标准
4.1 倒装焊集成电路失效模式
要对倒装焊集成电路进行可靠性评价, 首先要知道倒装焊集成电路的失效模式。
倒装焊集成电路常见的失效模式主要有:焊点疲劳、互连撕裂、填充胶分层、化学腐蚀、电迁移失效等。电路失效的过程一般是几种失效模式存在并互相影响。当然失效跟基板材料、基板及芯片尺寸, 凸点材料及结构和尺寸、基板焊盘材料及其与基板粘附、底部填充料等有关。根据其失效模式考虑的试验主要有温度循环、强加速稳态湿热 (HAST) 、键合强度等, 如图3所示。
4.2 评价方法
根据失效模式确定可靠性评价项目。针对焊点疲劳可以进行键合强度、温度循环等试验进行检测, 针对互连撕裂可以进行芯片剪切试验, 而对填充胶分层可以进行超声检测。下面分别对可靠性评价方法和标准论述。
4.2.1 键合强度
倒装焊封装是将芯片凸点直接与基板焊盘焊接, 焊点起到芯片与基板连接作用也是电信号传输的手段, 其焊接强度的可靠性至关重要。
GJB 548B-2005《微电子器件试验方法和程序》中方法2011《键合强度》规定的试验条件F“键合剪切力”, 可检验焊接强度。具体要求如下:
“本试验通常用于半导体芯片与基板之间以面键合结构进行连接的内部键合, 它也可用来检验基板和安装芯片的中间载体或子基板之间的键合。用适当的工具或劈刀正好在位于主基板之上的位置与芯片 (或载体) 接触, 在垂直于芯片或载体的一个边界并平行于主基板的方向上施加外力, 由剪切力引起键合失效。当出现失效时, 记录失效时力的大小和失效类型。”
失效类型有:⑴键合材料或基座键合区 (适用时) 的失效;⑵芯片 (或载体) 或基板破裂 (紧靠键合区下面的芯片或基板失掉一部分) ;⑶金属化层浮起 (金属化层或基板键合区与芯片、载体或基板分离) 。
失效判据:剪切力≥0.05N (5gf) ×键合数 (密封前) 。
还应遵循下述要求:“当倒装片或梁式引线芯片是与基板键合而不是在成品器件中的键合时, 则应采用下述条件:⑴从与成品器件中采用的芯片术语同一批的芯片中, 随机抽取本试验用的芯片样本;⑵在键合成品器件的同一期间内, 使用与键合成品器件时相同的键合设备键合用于本试验的芯片;⑶在处理成品器件基板的同一期间内, 对试验芯片基板进行与成品器件基板相同的加工、金属化和有关处理”。
该方法针对未填充的倒装焊集成电路, 如果器件的底部已经进行了填充, 则应按GJB548B-2005方法2019《芯片剪切强度》进行试验, 失效判据应符合该方法“芯片剪切强度标准”2.0倍曲线的要求。
4.2.2 温度循环
倒装焊可靠性面临的一个严重问题是芯片和基板之间的热膨胀系数不一样, 在温度循环应力作用下, 焊点承受周期性的剪切应力应变, 引起焊点很大的塑性变形, 最终萌生裂纹并导致焊点的疲劳失效。
按照GJB548方法1010《温度循环》的要求, 试验条件为-65℃~150℃, 从高温到低温或从低温到高温的总转换时间不得超过1min, 高低温中的保温时间不得少于10min, 负载应在15min内达到规定的温度。
对军用陶瓷倒装焊集成电路, 应能通过温度循环-65℃~150℃, 100次的考核。
4.2.3 倒装片拉脱
该试验目的是测量采用倒装焊结构进行连接的半导体芯片与基板之间的键合强度。该试验要在下填料填充前进行。
试验判据:使倒装芯片产生分离的最小外加应力 (X) 应按下式计算, 小于其值则视为失效:X=760 (N/cm2) ×凸点平均面积 (cm2) ×凸点数。
失效类型:⑴硅断裂;⑵金属化层从芯片上拉起;⑶粘接区和芯片界面的分离;⑷粘接区内的失效;⑸粘接基板界面的分离;⑹金属化层从基板上拉起;⑺基板断裂。
本试验可采用JEDEC发布的JESD22-B109《倒装片拉脱试验》, 该试验方法适用于铅锡焊球和无铅焊球倒装焊电路。
4.2.4 声学扫描显微镜检查
该试验的目的是通过声学连续性测量实现半导体器件芯片粘接材料中的未粘附区域和空洞的非破坏性检测。
该试验可采用IPC/JEDEC联合发布的J-STD-035《非气密电子器件的声学显微镜检查》, 它详细规定了声学扫描模式、试验设备、试验程序, 并在附录中提供了可供参考的扫描部位、图像缺陷等。
根据JEDEC的J-STD-020《非气密表贴器件的潮湿/回流敏感度分级》中对基板类塑封器件 (如BGA、LGA) 的超声扫描要求, 对倒装焊的声学检查判据如下:
⑴阻焊层和基板树脂接触面, 分层变化大于10%;⑵在多层基板中层与层之间的分层变化大于10%;⑶在底部填充料与芯片之间, 或在底部填充料与基座/阻焊层之间, 出现分层/裂纹;⑷凸点和基板间、凸点和芯片间出现分层;⑸凸点出现分层。
4.3 小结
倒装焊失效机理是导致失效的物理、化学、热或其他过程。该过程是应力、粘接材料分解等共同作用在器件上引起损伤, 最终导致失效。可靠性试验方法是模拟或检验其失效模式一种或几种的综合应力。本文阐述的几种针对倒装焊集成电路的可靠性评价方法主要针对倒装焊工艺的失效机理和模式, 而对整个器件的可靠性评价应在此基础上增加电测试、可焊性、引线牢固性、稳态寿命等试验。
5 结语