图像信息采集和加工

图像信息采集和加工（通用8篇）

1.图像信息采集和加工 篇一

5.1 图像信息的采集加工5.1.1 多媒体技术的发展与应用一、教学目标： 让学生了解多媒体技术的发展历史、多媒体技术在社会领域中的应用。二、教学内容： 1．了解多媒体计算机技术中的“媒体”类型和特征 2．简单回顾多媒体技术的发展历史 3．多媒体的关键性技术的几种类型及应用领域三、教学重点、难点：多媒体技术的发展及应用四、课时数：1课时教学过程一、什么是多媒体计算机技术

①媒体：指承载信息的载体，如文本、图象、声音、动画等。②多媒体：两种或两种以上媒体的组合。主要集中在除文本以外的其他信息载体形式。③多媒体技术：指多媒体计算机技术，即运用计算机处理多媒体信息的技术。二、多媒体技术的历史回顾

单一媒体（最初是数字，后来主要是文字）发展为多种媒体的综合运用。三、多媒体技术的应用1、数字化信息技术2、高速计算机处理技术3、高效率压缩技术4、高容量存储技术5、高速网络传输技术几种常见的应用系统

例

特点

多媒体信息咨询系统

商场、医院导医、交通班次查询

多媒体信息管理系统

多媒体的图书管理、学生管理和企业管理系统

使日常的管理活动中单调枯燥的数据变得生动活泼起来。

多媒体辅助教育系统

多媒体学习软件、网络远程学习系统、虚拟实验系统

支持个性化学习

多媒体电子出版物

光盘读物、网络读物

有文字、插图，有声音、背景音乐，有动态视频等，存储和携带方便

多媒体视频会议系统

可以实现点对点，点对多点，多点对多点的声像实时同传

多媒体远程诊疗系统

借助网络和专用的传感装置实现远程诊断、远程治疗  实践题：根据实际情况，尝试着生活中多媒体技术的应用实例，填写下表

多媒体技术应用实例

应用的关键性技术

应用的相关性技术

2.图像信息采集和加工 篇二

1 系统组成

该图像采集系统的结构如图1所示。由于图像传感器OV7620将传感器阵列、时序发生器、控制器、图像数据处理芯片等集成到1块芯片上,故可以直接与处理器SPCE3200的CSI控制器接口相连接。由图1可以看出,镜头将场景成像于OV7620中的传感器阵列(光电二极管),该传感器阵列将光信号转换为电信号放大后传给图像处理芯片进行信号处理,图像传感器OV7620在像素时钟、场同步信号与行同步信号的控制下将处理后的数字图像信号传送给SPCE3200处理器的SCI控制器,然后存储在缓冲器DRAM中。在图像信号传送前,SPCE3200通过I2C控制器对OV7620中的控制寄存器的相关参数进行设置。SPCE3200内置MPEG 4/JPEG硬件编解码模块将缓存器中的图像数据进行压缩编码后通过NAND FLASH控制器保存在外部的FLASH中。

OV7620为美国OmniVision公司开发的CMOS图像传感器[1],该芯片中高度集成了全部摄像功能。它采用664×492感光阵列,能够在该分辨率下以高达60帧/s的速度捕捉图像,采用先进的算法来消除固定图案噪声,大大减少拖尾和闪烁。所有摄像功能,包括曝光控制、珈玛校正、增益控制、白平衡、颜色矩阵、开窗口等等都可以通过SCCB接口编程。其性能特点为:

(1) 48个引脚,两组8位数据输出端口(Y0～Y7,UV0～UV7);

(2) 扫描方式:隔行/逐行;

(3) 靶面尺寸:1/3in,4.68 mm×3.64 mm;

(4) 像素数目:664×492;

(5) 像素尺寸:7.6×7.6 μm;

(6) 双通道10位A/D转换,8/10位输出;

(7) 数字输出格式为:16位/8位YcrCb4:2:2,RGB原始数据;

(8) 支持外部场同步输出;

(9) 支持外部单片机和存储器接口。

其内部结构如图2所示。视频时序发生器主要负责像素阵列控制、帧的产生、内部时钟信号产生和分配、帧率时序、自动曝光控制、外部时序输出。模拟信号处理模块主要负责自动增益控制、自动白平衡、图像质量控制。多媒体微处理器SPCE3200以凌阳公司开发的S+core7为内核,内置MPEG 4/JPEG硬件编解码模块,及多种多媒体功能模块[2]。S+core7内核采用凌阳指令集架构(Sunplus ISA)的32位RISC处理器,该内核支持32位/16位混合指令模式以及并行条件执行。S+core7内核采用了AMBA总线,为SoC集成扩展协处理器和用户接口提供了灵活性。

SPCE3200内置的CMOS传感器接口(CSI)可方便地与CMOS传感器连接,并在内部控制器的控制下接收CMOS传感器发出的时钟和数据,并将图像数据传送到DRAM中[3]。其他所有与显示有关的模块,如TV,LCD或JPEG模块均可以访问到该数据并输出此数据进行显示,或将其与其他数据混合而产生显示数据。SPCE3200的CSI模块的结构如图3所示。SPCE3200的CSI模块在时钟脉冲的触发下将CMOS传感器所捕获的图像信息数据传送到数据处理单元,进行数据的接收、处理、然后将处理后的数据传送到指定的BUFFER中。

2 硬件电路

OV7620与SPCE3200的硬件连接如图4所示,OV7620的Y通道端口与SPCE3200的CSI数据端口相连接,而OV7620的像素时钟、场同步信号、水平同步信号,分别通过端口PCK,VSYNC,HREF传入SPCE3200的CSICKI,CSIVS,CSIHS端口,SPCE3200在该同步信号的帮助下将图像数据出入相应的缓存区。OV7620具有1个标准的I2C总线接口,通过该接口能控制OV7620的各种工作状态、工作方式、数据输出格式和读取内部状态信息。但通过该端口控制OV7620时,端口SBB必须接高电平。SPCE3200也有一个标准的硬件I2C,可以方便地与带有I2C总线的芯片通信。故可以将OV7620的SIC0与SIC1端口与SPCE3200的I2CDATA和I2CCLK端口相连接,通过SPCE3200控制OV7620工作状态、工作方式、数据输出格式等。I2CCLK输出时钟信号,I2CDATA在时钟信号的触发下将控制命令传输给OV7620。当SPCE3200作为I2C总线的主机时,在SPCE3200的I2CCLK和I2CDATA接入总线时需要各自接一个1～10 kΩ的上拉电阻。SPCE3200内置MPEG 4/JPEG硬件编解码模块将缓冲区内的数据进行压缩编码,再利用内置NAND FLASH控制器将压缩后的数据保存在外部的FLASH中。

图5为SPCE3200的NAND FLASH控制器端口与外部FLASH的连接图。由图可以看出FLASH的8位I/O端口与SPCE3200的NFD端口相连接,用于命令、地址、数据的传输。FLASH的读忙端口undefined与SPCE3200的就绪输入端口NFRDY相连,该端口输出低电平时表明某个写入、擦除或随机读操作正在进行,当这个操作完成后,输出高电平状态,通知SPCE3200准备下一次读写操作。FLASH的读使能端口undefined与SPCE3200的NFREN端口相连接,低电平有效。FLASH的芯片使能端口undefined与SPCE3200的芯片片选端口NFCEN相连接,低电平有效。FLASH的命令锁存控制端口CLE与SPCE3200的端口NFCLE相连接,当CLE为高时,I/O口在WE信号的上升沿将指令锁存至指令寄存器。FLASH的地址锁存控制端口ALE与SPCE3200的端口NFALE相连接,当ALE为高时,I/O口在WE信号的上升沿将地址锁存至指令寄存器。FLASH的写使能端口undefined与SPCE3200的端口NFWEN相连接,指令、地址和数据都会在写使能WE的上升沿被锁存。FLASH的写保护端口undefined与SPCE3200的端口NFWP相连接,该端口提供在电源波动情况下,对器件不可预料的写入或擦除写保护。

3 程序设计

主要是通过软件对SPCE3200相应端口控制器以及OV7620相关寄存器的参数进行设置。当设置完成后,SPCE3200的CSI控制器会在OV7620提供的帧同步信号、水平同步信号以及像素时钟的作用下自动采集Y0～Y7传过来的彩色图像数据,并保存在DRAM中。当一帧图像数据传输完毕后会触发中断,SPCE3200内置MPEG 4/JPEG硬件编解码模块将该帧图像数据压缩编码后存入FLASH中。然后修改图像缓冲区起始地址、参考图像缓冲区起始地址以及VLC数据缓冲区起始地址,然后返回主程序采集下一帧图像数据。图6为主程序流程图。

CSI控制器的初始化主要包括模块时钟的使能、像素时钟的选择,帧缓冲区起始地址的设置,CSI输入数据和输出数据格式的选择、扫描方式选择、帧频选择,分辨率选择等。下面给出CSI控制器初始化的程序:

SPCE3200通过内置的硬件I2C控制器方便的控制OV7620工作状态、工作方式、数据输出格式等。I2C_CLK输出时钟信号,I2C_DATA在时钟信号的触发下将控制命令传输给OV7620。当时钟信号处于高电平时,数据写入OV7620的控制寄存器。I2C控制器初始化程序如下:

MPEG4/JEGP编解码模块的初始化主要包括该模块工作时钟的使能、合适工作频率的设置,设定原图像缓冲区、VLC编码数据缓冲区、参考图像缓冲区的起始地址以及缓冲区的选择,对图像大小以及原图像缓冲区宽度的设置,设置编码图像的帧数,启动量化器功能并设置量化后小数点的处理方式,调节量化幅度的大小,开启MPEG引擎内部SRAM,选择编码方式。

OV7620初始化主要包括OV7620内部控制寄存器的参数设置,设定像素时钟频率、输入数据格式、输出数据格式等进行设置,下面给出CSI控制器初始化程序。其中I2Cwrite8()函数的功能为将数据写入OV7620的控制寄存器,括号中前面的参数表示寄存器的编号,后者表示写入的数值。

4 结 语

常规的图像采集系统存在较多弊端,如设备体积,费用高、耗电量大、结构复杂等。本文介绍了一种新的图像采集系统,结构简单、耗电量低、使用方便。该系统利用凌阳公司最近刚推出的嵌入式32位多媒体微处理器SPCE3200作为主控制器。该处理器以凌阳公司开发的S+core7为内核,内置MPEG 4/JPEG硬件编解码模块以及多种多媒体功能的模块,如CMOS图像传感器接口模块(CSI),LCD控制器模块,TV编码模块、2通道16位高速D/A转换器等。故可直接对传感器采集的图像信息进行编码或格式转换,便于图像信息的存储或通过TV,LCD显示。该系统采用的图像采集芯片为OmniVision公司生产的、型号为OV7620的CMOS传感器,该芯片高度集成了全部摄像功能,接上镜头可直接使用。由于SPCE3200含有CMOS图像传感器接口模块可直接与OV7620相连接,且SPCE3200还含有NAND FLASH控制器接口,可直接与FLASH相连接,故硬件电路十分简单。再加上OV7620工作电压只有5 V、电流20 mA、体积小,该系统在省电和体积上有很大优势,可用于微型摄像系统的开发研究。

摘要：介绍一种新的图像采集系统。该系统以凌阳公司最近推出的嵌入式32位多媒体微处理器SPCE3200为主控制器,OmniVision公司生产的型号为OV7620的CMOS图像传感器为图像采集芯片。OV7620将图像信息采集后以RGB原始数据格式传给SPCE3200,该处理器将数据转化为YUV格式后经内置MPEG 4/JPEG硬件编解码模块压缩编码,然后存储在FLASH中,实现图像信息的采集和保存。主要对相关的软硬件技术做了介绍,并给出电路图与程序流程。采用凌阳公司最近推出的嵌入式32位多媒体微处理器SPCE3200为主控制器,该芯片内置CMOS传感器接口单元,可直接与CMOS传感器相连接,使得硬件电路格外简单。

关键词：图像采集,CMOS图像传感器,SPCE3200,OV7620

参考文献

[1]赵负图.传感器集成电路手册[Z].北京:化学工业出版社,2002.

[2]凌阳科技.嵌入式微处理器SPCE3200原理及应用[Z].北京:北阳电子内部资料,2007.

3.图像信息采集和加工 篇三

关键词：视频；采集；加工；分组；任务驱动

中图分类号：G633.67 文献标识码：A文章编号：1007-9599(2012)03-0000-02

Multimedia Information Processing Collection and Processing of Video Information

Liu Rvyong

(Linqing No.3 High School,Linqing252600,China)

Abstract:First,this class accentuates the formation of the practical manipulating capability by showing tasks in groups, and they are arranged from easy ones to hard ones gradually,for those who are skillful,some "let me try" operations are prepared,which is the embodiment of the "step by step" method.Secondly,this class was finished mainly by the independent operation of the students,and the hards ones was manipulated by discussing inside the group before competing among groups and honoring the better ones.The teacher pays attention to problems in the students'operation and explain them after gathering them.Thirdly,the evaluation of the class was manipulated by showing videos,including remarking among groups and from the teacher.The whole class gives priority to the students, and the teacher plays the role of a guider leading the students to learning by themselves.

Keywords:Video;Collection;Processing;Grouping;Task-driven

[教材分析]

本节课是教育科学出版社的《信息技术基础》（必修）第五章——音频、视频、图像信息的加工第二节的教学内容。介绍视频信息采集与简单加工的相关知识与技能，并以创作视频作品为例，引领学生经历视频加工处理实践活动过程，逐步掌握利用视频编辑突出主题，表达信息的基本方法。

[学情分析]

本节课教学对象为高一学生，但由于大部分学生上机操作能力较差，平时缺乏学习过程中信息技术素养的积累和培养，所以教学过程中要时刻把握学生的认知能力和接受能力，根据实际对所设置的教学内容和任务进行适时调整。

[计划学时]1课时

[教学目标]

一、知识与技能：

1.记住视频的简单原理；

2.能说出视频的采集方法及设备；

3.知道常见的视频播放和编辑软件，并能运用软件对视频进行简单加工。

二、过程与方法：

1.能根据表达交流的需要，选择适当的媒体和工具完成视频编辑，用以呈现信息、交流思想；

2.能对采集的视频素材进行加工编辑，表达自己的主题思想。

三、情感态度与价值观：

1.让学生经历视创作的过程，进而形成积极主动学习和利用视频编辑软件处理视频素材，培养同学们的动手操作能力；

2.教学过程中要特别强调在创作作品时应遵守相关伦理道德与法律法规，认真负责地利用视频素材进行加工，表达健康的情感态度与价值观，树立健康的信息表达和交流意识。

[教学重难点]

重点：掌握视频信息采集的基本方法，能对视频信息进行简单的截取、加工与合成。

难点：视频软件的选择及视频、音频素材等多种素材的合成。

[教学策略与环境]

教学策略：本节课以演示典型作品和任务驱动式教学，在活动中充分体现分组教学、分层次教学和探究式教学。

教学环境：网络教室、绘声绘影视频编辑软件（因Premiere较为专业，学生操作有困难，固采用绘声绘影软件）、视频素材等。

[课前准备]

布置预习任务——预习课本第89页内容，熟悉软件界面；分发视频素材到学生机。

[教学过程]

课前预习：1、视频的定义和原理；2、视频采集的方式。

一、创设情境，导入新课：

播放自己制作的一段短片，引起学生兴趣，激起学生的创作欲望，进而引出本节课的课题，并点名本节课要完成的教学目标。

二、视频信息的采集：

1.视频简介：所谓视频，是由连续画面组成的动态场景，这些画面是通过实际拍摄得到的，是利用人的现象而实现的动态画面。

[思考]《喜洋洋与灰太狼》是视频吗？为什么？

2.视频采集：一是在已有的数字化视频资源中寻找或截取；二是通过视频采集卡采集传统模拟摄像机拍摄出来的视频信号，进行；三是用数码摄像机直接拍摄而获得数字化的视频文件。

三、视频信息的加工：

1.数字化视频加工工具比较：

软件名称工具类别特点说明类型文件格式

Media Player视频播放工具Windows 自带AVI、WMV

超级解霸视频播放工具

(可简单加工)功能强大的VCD、DVD播放工具MPEG、DAT

绘声绘影视频编辑工具界面友好、功能实用、面向大众AVI、MPEG

Premiere视频编辑工具功能强大、操作复杂的专业型工具AVI、MPEG

2.视频信息的简单加工：

[任务1]将“G:素材文件夹”（课本附带光盘中的素材，根据实际情况调整路径）下的“打篮球.avi”视频的1分钟之后的视频删除掉。

操作提示：

①打开：运行绘声绘影11（Ulead VideoStudio 11），点击“加载视频”将视频“打篮球.avi”导入素材库。

②拖动：用鼠标左键选中“打篮球.avi”并拖拽至视频轨。

③剪辑：拖动预览窗口下方的滑块至1分钟处，点击“剪辑”，然后用鼠标左键单击要剪辑掉的视频，按键盘上的删除（Delete）键。

3.视频信息的简单合成：

[任务2]将“G:素材文件夹”（课本附带光盘中的素材，根据实际情况调整路径）下的“小街.avi”视频片断添加到任务1中剪辑后的视频信息之后，并在两个视频连接处添加“飞行旋转”过渡效果。

操作提示：

①在任务1的基础上，点击“加载视频”将视频“小街.avi”导入素材库。②拖动：用鼠标左键选中“小街.avi”并拖拽至视频轨“任务1中剪辑后的视频信息”之后。③编辑：打开效果面板，在下拉框中选中“三维”，用鼠标左键将“飞行旋转”效果拖拽至两个视频的转场处。（回至开头点击播放，预览效果）

[试一试]将“G:素材文件夹”下的“小街.avi”视频片断拖动到覆叠轨上，会有什么效果？能否对“覆叠轨”中的视频片断添加动画效果？

[任务3]为任务2中保存的视频添加一个以图像素材（片头）为背景的片头，并在该图像上添加字幕“打篮球视频加工”，并以“打篮球视频加工作品”为名将项目保存到D盘根目录，然后将影片以MP4格式输出（文件名默认与项目同名）。

操作提示：

①打开文件菜单，选择“将媒体文件插入到时间轴→插入图像”，选择“G:素材文件夹”下的图像“树.jpg”，将其添加到时间轴上（调整其位置至开头处）。②点击面板按钮中的“标题”按钮，在预览区双击输入文字“打篮球视频加工”。③保存项目：打开“文件”菜单，先择“保存”命令，在弹出的窗口中选择路径后，输入文件名“打篮球视频加工作品”，单击“保存”即可。④输出影片：用鼠标左键点击“分享”选中分享面板，选择“创建视频文件”→选择“MPEG-4”→选择“Mobile Phone MPEG-4”输入文件名“打篮球视频加工作品”后保存。

[试一试]操作较熟练地同学可对“字幕”时间段添加背景音乐。

[达标检测]——课堂作业：

利用本节所学内容，各小组以“怀念雷锋”为主题自行创作一段影片，要求有：转场效果（或画中画效果）、字幕（素材提前发到学生机）。

[教学评价]

分别对演示的同学和各小组进行评价，可先各组学生互评，然后老师加以点评，并对优胜小组加以奖励。

[课堂小结[

通过本节课的学习，应该学会视频素材的剪辑、合成，转场效果的设置、字幕的添加等操作，并能利用以上操作创作影片。“试一试”体现了分层教学；达标检测部分则重在体现分组教学。

4.学历证书图像信息采集 篇四

知

各系：

根据省教育厅闽教办学[2011]22号文规定，2012届预计毕业生学历证书电子注册图像信息采集工作由新华

社福建分社承担，经与新华社福建高校毕业生图像信息采集中心联系,我院2011届预计毕业生学历证书电子注册

图像信息采集工作定于2011年11月（具体时间待定）在河西校区A2-101、A2-102教室进行。

各系应及时通知2012届预计毕业生（包括未参加过电子注册照拍摄的往届生和预计参军毕业生）按照安排的时间、地点参加照片数据的采集工作。现将有关事项通知如下：

1．今年我院2012届预计毕业生学历证书电子注册图像信息采集使用数据库进行拍摄,各系必须严格按照本

通知要求,按系各专业的学号从小到大排队拍照。

2．拍摄时，毕业生所穿的上衣须避开与肤色相近的黄、浅黄、土黄以及与背景颜色相近的蓝色等。

3．根据教育厅通知要求,2012届预计毕业生图像采集和后期制作（每人2寸照片4张，1寸照片8张）需每人收费15元，各学系在拍摄前向学生收取拍摄费, 收齐后在拍摄现场以学院为单位统一交福建高校毕业生

图像信息采集中心指定工作人员, 福建高校毕业生图像信息采集中心出具统一的票据给学校。

4．个别预计毕业生因特殊原因无法在规定时间内参加图像信息采集，可以在正常的图像采集之后，由学生

所在学院统一组织到福建图像采集中心本部（地址：福州市金山建新中路2号福建分社福建图像采集中心）

补拍。补拍时间为：2012年4月1—30日（工作日，上午8：30-11：30，下午2：30-5：00）。

5．各系各专业具体拍摄时间到时另行通知。

福建师范大学协和学院教务部

5.图像信息采集和加工 篇五

补拍时间：每周一、周二上午：8：30---11：30

下午：1：30---5：00

补拍地点：南京市鼓楼区北京西路15-2号考试院大楼一楼江苏省高校毕业生图像信息采集中心。或(南京市上海路203号)电话：025-83335730

公交线路：火车站乘13路或65路到云南路下。或地铁到鼓楼下。下来走一站路。另带U盘一个将相片电子档拷回，并将纸质相片带回交学籍管理中心。将电子档发至rsy58@cczu.edu.cn

本次拍摄的照片将作为毕业证书和学位证书以及电子注册上网使用，请务必着装整齐，服装以白色为佳，建议男生穿白衬衫（切勿穿红色、蓝色、绿色、黑色以及深色服装）。

2013届高校毕业生图像信息采集补拍办法

补拍时间：每周一、周二上午：8：30---11：30

下午：1：30---5：00

补拍地点：南京市鼓楼区北京西路15-2号考试院大楼一楼江苏省高校毕业生图像信息采集中心。或(南京市上海路203号)电话：025-83335730

公交线路：火车站乘13路或65路到云南路下。或地铁到鼓楼下。下来走一站路。另带U盘一个将相片电子档拷回，并将纸质相片带回交学籍管理中心。将电子档发至rsy58@cczu.edu.cn

本次拍摄的照片将作为毕业证书和学位证书以及电子注册上网使用，请务必着装整齐，服装以白色为佳，建议男生穿白衬衫（切勿穿红色、蓝色、绿色、黑色以及深色服装）。

2013届高校毕业生图像信息采集补拍办法

补拍时间：每周一、周二上午：8：30---11：30

下午：1：30---5：00

补拍地点：南京市鼓楼区北京西路15-2号考试院大楼一楼江苏省高校毕业生图像信息采集中心。或(南京市上海路203号)电话：025-83335730

公交线路：火车站乘13路或65路到云南路下。或地铁到鼓楼下。下来走一站路。另带U盘一个将相片电子档拷回，并将纸质相片带回交学籍管理中心。将电子档发至rsy58@cczu.edu.cn

6.图像信息采集和加工 篇六

各教学系：

根据我校安排，2012届毕业生（07五年制、08本科、09专科、10专升本、10软件学院专科）学历证书电子注册图像信息采集工作将于2011年9月6、7日（星期二）进行，现将有关事宜通知如下，请各系通知本系2012届毕业生做好毕业证书图像信息采集的准备工作。

注意事项：

一、采集的图像照片将粘贴在毕业证书上，关系到毕业生以后的学历证书上网、用人单位对学历证书的核实认可，应引起足够重视。

二、照相须知：

1.着装：因照片背景为蓝色，故应着浅色上衣，避免蓝色色系，要求着装正规、整齐，禁止戴项链或耳环；

2.头发：梳理整齐，露出双耳和额头，免冠；

3.学生应提前到照相地点以学号顺序排队等待，辅导员或班主任务必到现场维持秩序；信息采集时班与班之间系与系之间不要出现断层以免影响拍摄速度。以系为单位收集信息采集费每人15元有辅导员交给信息采集人员。

4、当天不能参加信息采集的同学需自己去郑州补照（10月30日之前）。

各系时间分配

二号教学楼B302教室：

教育系：9月6日8：00——9:50

经管系：9月6日9:50——11:30

音乐系：9月6日13:00——15:00

美术系：9月6日15:00——18:00美术学、艺术设计

美术系：9月7日8:00——

四号教学楼D109教室：

体育系：9月6日8：00——9:00

数学系：9月6日9:00——11:30

计科软件：9月6日13:00——18:00

英语系：9月7日8:00——

七号教学楼G101教室：

政法系：9月6日8:00——9:50

新闻系：9月6日9:30——11:30

物理系：9月6日13:00——14:30

化学系：9月6日14:30——16:00

生物系：9月6日16:00——17:30

中文系：9月7日8:00——

注意:时间以摄影师来到时间为准向后顺延。

周口师范学院教务处

7.图像信息采集和加工 篇七

视频信息采集为视频图像处理、传输、显示等提供提供原始的数字图像数据,视频采集系统的性能是影响视频图像系统性能的关键因素之一[1]。随着人们对视频图像质量的要求越来越高,对视频采集系统的性能要求也将越来越高[2]。目前视频采集系统常用的处理器包括通用处理器、DSP和FPGA。尽管通用处理器能够处理许多任务,但是它们通常缺少执行复杂数据处理任务所需要的带宽,常因速度不够快而不能满足设计目标[3];DSP虽然内部利用专用硬件实现数字信号处理中的常用算法,运算速度很快,但其采用单指令执行系统,并且仅对某些固定的运算可以优化,因此灵活性不够;FPGA作为当今主流的大规模可编程集成电路,采用硬连线逻辑实现数据处理和运算,具有集成度高、速度快、性能稳定、开发周期短、便于改进升级等一系列优点,还能实现视频采集、图像显示的外围逻辑控制,在视频采集和图像处理方面具有独特优势。使用FPGA实现该类任务已成为很好的选择[4]。

本文采用FPGA作为视频图像实时采集和显示系统的核心控制器。首先对视频图像采集显示系统的构成、工作原理及技术现状做了简单介绍,然后叙述了各功能模块和接口电路的设计方法和过程,重点介绍了FPGA应用系统设计中一些难点问题的解决办法。

1 系统的总体结构及器件选择

系统硬件框图如图1所示。其中,CMOS sensor为图像传感器,型号为MT9M111,用于实时接收视频信号;LCD的型号为TD036THEA3,用于实时显示视频图像;SDRAM采用ISSI公司的IS42S16400B,用于缓存视频数据;FPGA采用Cyclone II EP2C35F672C8,作为整个系统的控制核心。

MT9M111是美光公司推出的集成CMOS传感器和图形处理器的SOC产品;130万像素分辨率(1280H×1024V),可以支持SXGA格式输出;嵌入的可编程图像处理器提供的功能包括色彩恢复和修补、自动曝光、白平衡、镜头阴影修正、增加清晰度、可编程灰度修正、黑暗电平失调修正、闪烁避免、连续调整滤光尺寸、平滑的数字变焦、快速自动曝光模式和不工作时缺陷修正等,可以通过两线串行接口对其进行配置。

EP2C35F672C8为Altera公司Cyclone II系列FPGA芯片,在性能、功耗和性价比方面超越了第一代Cyclone系列。可以内嵌各种IP核,实现强大的控制处理功能;内嵌M4K存储器块,用于实现单端口RAM、双端口RAM、ROM以及同步FIFO和异步FIFO;除了支持LVTTL、LVCMOS、SSTL等标准的单端I/O外,还支持LVDS、RSDS、mini-LVDS、LVPECL等标准的差分信号;支持四个可编程锁相环(PLL)和最多16个全局时钟线,还有对时钟管理和频率合成的能力。价格也比较适中,所以很适合作为大批量产品的解决方案。是视频处理低成本解决方案的理想选择。

IS42S16400B是ISSI公司的SDRAM产品。包含67,108,864bits,可配置为具有同步接口的四块DRAM。该SDRAM包括自动刷新模式、省电模式和掉电模式。所有信号在时钟信号上升沿保存。所有输入和输出与LVTTL兼容。内部块之间交错隐藏预充电时间,支持同步猝发数据传输方式。

TD036THEA3为3.6寸有源矩阵彩色TFT液晶显示模块,采用低温多晶矽硅TFT技术,分辨率为320×240,数据格式为RGB565,具体显示为QVGA模式,输出像素时钟为19.28MHz。

2 系统的FPGA设计

系统的FPGA设计模块图如图2所示。I2C controler模块用于通过I2C总线协议控制MT9M111的寄存器配置,使摄像头按照配置的模式工作,输出行场同步信号、像素时钟、图像数据。Image Capture模块检测行场同步信号、生成写使能信号,在像素时钟的上升沿将视频数据采集到寄存器中。RAW2RGB模块将采集的数据转换成RGB信号,SDRAM controler模块用于控制数据的缓冲,将数据写入SDRAM。LCM Controller模块产生LCD控制信号,将SDRAM中的数据送到LCD上,这样就完成了视频图像的实时采集与显示。

设计中采用Verilog HDL进行编程,可以在抽象层对电路进行描述,而不必考虑特定的制造工艺,通过使用Altera公司Quartus II软件的逻辑综合工具能够将设计自动转换为任意一种制造工艺版图。

2.1 I2C controler模块设计

I2C controller模块是通过编写Verilog代码自定义逻辑实现的。模块图如图3所示。

在该模块中,由于需要把I2C总线接口的SCL和SDA信号在系统时钟下同步,因此采用系统时钟i CLK对SCL和SDA信号进行三次缓冲,得到其上升沿和下降沿脉冲信号,便于状态机处理;状态机对I2C的读/写寄存器操作进行说明,状态包括器件地址部分、寄存器地址部分和数据部分。

2.2 图像数据采集模块设计

在程序设计过程中,首先需要检测视频图像中帧标志的有效起始和结束,在判断到帧标志有效后,需要继续检测视频图像中行的有效起始和结束标志,在判断到行标志有效后,在像素时钟上升沿把图像的有效像素值存入存储器;同时,在帧标志的上升沿后,列计数器x_cnt清0,在行标志有效期间,对列计数器进行计数,记满1280为一行数据,行计数器加1;最后,输出数据的有效使能信号,供下一级图像格式转换模块使用。

部分源代码如下:

2.3 图像格式转换模块设计

由于在MT9M111图像传感器的配置中,采用原始的Bayer输出格式,使得其每次只产生一种颜色分量的响应值,而FPGA后续设计需要4:4:4的RGB颜色,因此需要对颜色分量进行处理。

本模块设计需要大量的移位寄存器,如果全部采用FPGA内部的触发器串联构成的话,需要2560个10bit的触发器,会导致LE中的触发器资源紧张,可能会出现最终逻辑资源不够用的情况。在Altera FPGA中,内嵌的M512和M4K专用IP存储模块,可以被用来支持移位寄存器模式,不仅可以节省触发器资源,同时也减少了布线资源。通过调用Altera的IP核生成器产生移位寄存器,数据宽度为10bits,抽头数(Taps)为2,如图4所示。

2.4 图像数据缓存控制模块设计

由于MT9M111工作时钟为25MHZ,因此图像数据的接收、格式转换是在25MHZ时钟频率下进行的。而FPGA板上输入时钟频率为50MHZ,因此会产生异步时钟域问题。设计中采用异步FIFO进行数据缓冲。同理,由于液晶屏输出像素时钟频率为19.28MHZ,SDRAM控制器使用的时钟为输入时钟经过FPGA内部的PLL两倍频后的100MHZ,因此在SDRAM控制器与液晶屏显示控制模块之间也通过异步FIFO进行数据缓冲。

为了满足视频图像实时采集和显示的需要,视频数据的接收和显示需同时进行。而SDRAM作为单端口器件,不能同时进行数据的写入和读出。要实现同时读写,必须采用乒乓操作来完成,原理如图5所示。具体方法是通过设计SDRAM控制器接口和FIFO缓冲接口,轮流对一片SDRAM中的两块BANK进行操作,当传感器发送数据至SDRAM时,写入BANK0,此时显示控制可以从BANK1取数据,并且传感器发送一帧数据的时间与显示器取出一帧数据的时间相同;当传感器继续发送数据时,写入BANK1,同时显示控制可以从BANK0取数据,如此不断循环。这样就可以有效地利用和节省存储器资源,并实现视频图像的实时采集和显示。

2.5 显示控制模块设计

显示控制模块LCM Controller用于按照TD036THEA3液晶屏的时序要求,产生输出帧和行控制信号,通过读取FIFO中的数据,输出RGB数据,完成液晶屏的显示控制。其时钟频率为19.28MHZ,是通过对系统时钟分频得到的。

部分实现代码如下:

3 系统的测试

通过编写测试代码,采用Modelsim仿真工具对整个FPGA中的各个模块进行仿真测试。图6为Image capture模块的仿真测试时序图,其他模块的仿真测试方法类似,不再赘述。

Image capture模块是系统中的关键部分,它根据MT9M111图像传感器输入的行有效信号、帧有效信号,采集像素数据,提供给后续模块进行格式转换、显示输出等。

如图中所示,输入时钟频率为25MHZ,在系统复位为高的情况下,当帧有效标志和行有效标志均为高时,对输入数据进行采样,同时x_cont计数器不断加一;当一行结束的时候,y_cont计数器加1,完成有效图像数据的采样。

通过对整个系统的实际测试,在50MHZ频率下,达到的指标如下:实时性:25帧/秒;最大功耗:3.5W。连续采集和显示视频图像的质量和稳定性也很高。

4 结论

本文介绍了一种采用FPGA作为核心控制器同时实现外围部件接口控制逻辑的视频图像实时采集和显示系统实例。叙述了各功能模块和接口电路的设计方法、测试方法。给出了异步时钟处理、调用IP核生成移位寄存器、SDRAM存储器乒乓式操作等FPGA应用设计中的一些难点问题的处理方法。通过仿真测试和实际验证,该系统在快速性、稳定性及体积、功耗、成本等方面均具有较优越的性能。表明,利用FPGA进行视频图像信息采集和显示系统设计,是降低产品体积、功耗,提高快速性、稳定性的有效途径。

参考文献

[1]肖文才,樊丰.视频实时采集系统的FPGA设计[J].中国有线电视,2006(2l):2104-2108.

[2]韩相军,关永,王万森.嵌入式视频采集系统的设计与实现[J].微计算机信息,2006,22(1-2):26-28.

[3]Chris Roven.IP重用和嵌入式SOC开发的逻辑方法[J].电子产品世界,2005(8):115-116.

[4]陈朗,王瑞.MPEG-4系统中基于FPGA实现数据采集及预处理[J].微计算机信息,2005,2l(9-3):109-111.

[5]科夫曼.基于Verilog语言的实用FPGA设计[M].北京:科学出版社,2000.

[6]孙恺,程世恒.NiosⅡ系统开发设计与应用实例[M].北京:北京航空航天大学出版社,2007.

[7]高韬,赵建涛.视频压缩理论及其技术发展.电子技术应用[J],2007(11):3-6.

8.图像信息采集和加工 篇八

关键词：图像采集和处理；图像叠加；DSP

中图分类号：TP274.2文献标识码：A文章编号：1006-8937（2011）22-0072-02

在医学上，随着微电子和计算机数字图像处理技术的发展，能够对X射线图像进行量化、传输、存储、显示和处理的数字化X射线成像技术进入了X射线影像领域，具有重大意义和应用前景，是医学影像系统的发展趋势，它能节省大量的胶片，其市场潜力巨大，解决了约占影像学科70%左右的数字化问题，有利于X射线图象的存储、处理、传输和显示，并合适进入图象存储、处理、传输和显示，并适合进入图象存储与通信系统（PACS）及远程医学系统。

有三种方式实现X射线成像的数字化，CR（计算机X射线照相术）、DR（数字X射线照相术）和视频数字采集。CR和DR都是将X光模拟信息转换成数字图象。视频数字采集直接对由X射线探测器产生的视频信号实施模数转化，并且获得单帧图像或图像序列。

跟CR和DR相比，视频数字采集拥有自己独特的优点，因此可以应用在不同场合，视频数字采集适合连续动态X射线透视图象信号的数字化采集，并可以看到器官的动态变化以及设备简单、操作方便、成本低等优点。采集的大量动态视频和图象数据可以储存在外部存储在外部存储内，用在采集后独立的诊断上（普通的荧光透视法诊断与成像必须同时），诊断后这些数据可以根据需要保存或者删除，根本就不需要胶片。

1系统主要性能

系统主要应用于CCD医用X线电视设备的后端视频处理，其相应的系统性能要求和实现功能如下所使示：

①视频输入。CCIR（与PAL兼容的黑白电视信号），75Ω（高阻可选）BNC接口。

②3路视频输出。A输出CCIR视频信号（50场隔行）输出，B、C两路输出100 Hz（逐行、或隔行）视频信号输出；A、B显示与输入信号同步的实时图像，C显示冻结图像、存储图像和DSA图像；75ΩBNC接口，标准视频信号，能驱动3个标准显示设备。

视频信号处理部分。图像分辨率：768×576、720×540、540×540、512×512像素；图像位数：8 bit或10 bit；对输入的视频信号（50 Hz）进行倍频处理，输出100 Hz（隔行场频，或逐行祯频）视频信号；递归滤波数字去噪功能；通过一组外部信号（比如脚踏开关闭合信号）控制，图像冻结，能存储16幅冻结图像；通过另一组信号控制，末位图像冻结；能对图像进行镜像与负像处理；通过键盘或其他方式设置参数，控制“灰度”、“对比度”电平调整；视频通道带宽>8M，8M以上的高频衰减陡，量化噪声<分贝；具有字符叠加功能，键盘输入字符；能采集存储1～2 min实时图像，并对采集图像进行DSA（数字减影）等实时处理；图像采集时间长短根据内存大小可以调整设置，内存大小可以在一定范围扩展；图像±90°、±180°旋转，或任意角度旋转；能进行局部图像放大。

2系统性能分析和方案选择

2.1系统性能分析

①系统所要求采样的视频信号的图象分辨率最大是768×576，这是标准的PAL信号分辨率上限，也就是说我们需要处理的信号是标准的PAL兼容的CCIR信号，且是黑白图象信号，这对于我们处理视频信号更为方便。

②系统要求图像位数是8位或是10位，由于我们的医学应用中图像的清晰度置关重要，我们选择图像位数为10位。

③一般的PAL制信号的场频是50 Hz，但在高清晰视频信号采集的情况下选择100 Hz的场频是合适的，我们在电路中要做好50 Hz的倍频处理。

④视频的灰度调节和对比度调节使视频信号具有可调节性，更符合对于视频信号的可调节性，选择合适的方案后这部分的工作将变的很简单。

⑤系统很好的实现了图像的采集，存储和冻结，这对于医学影像中的处理是很重要的一个功能。这部分的功能实现也是很重要的。

⑥系统需要采集存储1～2 min实时图像，以最大的22 min和最大分辨率来计算。22 min的图像是： 25×120×768×576×16 bit=4 045 M~5 G

⑦系统需要能存储16幅冻结图像。所需要的存储器最大容量是：16×2 M=32 M。

2.2系统方案比较和选择

在系统总体方案的实现实现上选择DSP+ FPGA + ARM9+wince的实现方案。

系统采用两块电路板，一块电路板是协处理器电路，由视频采集电路+DSP+FPGA+视频输出电路+图像存储电路实现视频信号的采集和处理，一块电路板是主处理器电路，由ARM9+wince+人机界面构成，实现系统所要求的增强功能的其他功能和相应的键盘输入。把两块电路分开是系统可以做的很柔性，主处理器部分可以根据需要替换成工控机系统（PC系统），协处理器电路提供了相应的接口。图1为系统原理总体框图。

下面就主要的一些电路方案的比较和选择论述如下。

2.2.1视频采集电路

无论是摄像头信号的输出，视频信号的存储，视频信号的叠加、综合，还是DSP的算法实现，系统时基信号在系统的各个环节中都起着非常重要的作用。

系统的输入的是标准制式的电视信号，它是一种复合视频信号（简称CVBS），主要包括两个主要的信号，一是反映当前视场信息的视频信号，另一个是用于视频信号的接收以及同步扫描的同步信号。视频信号的采集、存储、处理和综合都需要知道复合视频信号中有用的视频信号何时开始何时结束，因此就需要产生代表这些信息的系统时基信号，包括行同步信号（简称HS）、场同步信号（简称VS）和像素时钟信号。随着技术的发展，在我们的系统中采用了另一种方案来实现内同步，即选用集成解码芯片结合视频分离电路来得到上面所说的两种视频信息。

2.2.2视频输出电路和倍频电路实现

现在的PAL标准信号使用的是50 Hz频率，在高清晰的电视处理中目前广泛的采用的100 Hz的场频，所以有必要在电路中实现50 Hz的倍频电路，传统的倍频电路是PLL+分频器，这样做不仅需要额外的电路实现而且成本高，我们在系统中也是选用合适的编码芯片，合适的编码芯片同时带有倍频电路，这样同步时序还是由FPGA产生，同步信号经过编码芯片倍频结合编码输出完成视频信号的输出。

2.2.3存储器选择

方案中冻结图像的存储器选择SRAM，SRAM的操作简单，速度快，适合实时存储。存储图像的要求是实时性，要求掉电不丢失的能力，在考虑到所要保存图片的最大容量，采用乒乓NVRAM+硬盘的方式。硬盘用来存储1-2分钟的图像，而NVRAM存储冻结图像。

2.2.4冻结图像和存储图像输

出

方案中采用了FPGA+VHDL

+存储器的方案。

系统有两路动态图像输出，设计成一路经DSP直接处理后送DA直接输出，另一路是要输出冻结图像，存储的图像。它的设计原理如下：

当系统的C路输出不需要输出时，即不需要输出冻结图像和存储的图像时，DSP处理好的图像数据不送入C路的存储部分，存储器的总线与DSP总线是断开的，与DA总线是连在一起的。当有图像冻结命令时，总线切换使得DSP总线处理好的图像送入冻结SRAM，连续保存，并在FPGA中做好索引，当图像冻结命令解除后，有FPGA中的总线切换开关断开DSP与存储器的连接，有与DA相连，有外部信号控制FPGA中的索引单元查找所要查开对像的地址，然后由相应的地址开始输出冻结的图像，地址不断循环，只要有新的控制命令。

显示存储和DSA的图像的原理与显示冻结图像的原理相同，不同的是因为要存储的实时图像的容量较大，所以选用IDE硬盘，IDE硬盘是挂在ARM9上的，如果直接操作速度是个瓶颈，所以考虑用NVRAM+硬盘的方式，NVRAM是掉电数据不丢失存储器，它有与SRAM相同的速度。我们采用乒乓存储的方式作为两者间的缓冲。采集数据放入到NVRAMa保存后,通过FPGA切换把采集的数据放到NVRAMb后，同时a中的数据转移到硬盘中，显示数据时也是采用相同的方法。

2.2.5字符产生

字符显示也是系统人机接口的重要部分，它以字符的形式在监视器的屏幕上实时显示出系统的工作状态和相关数据信息，以此提示系统的操控者实施相应的动作。

从字符叠加的工作方式及本身电路的构成来看，字符叠加技术可以有以下三种方法来实现。

第一种是“图解显示控制”即GDC 方法。它是利用中小规模数字集成电路来实现各部分所要求的严格的时序关系，将形成的字符信号与视频信号在预定的时间关系上混合并显示在屏幕上。

第二种是用CRT 控制器这一类专用集成电路的方法。常用的有8350、8275、MC6845等。它将“图解显示控制方式”中的中小规模集成器件构成的电路集成化。字符或图形等以点阵方式存储在外围的ROM或RAM 中。它使电路大为简化，因而使用较为方便。

第三种是单片“屏幕显示”（OSD）器件方法：因为在与电视有关的产品上并不需要显示很多的字符或图形，因此将以上CRT控制器中的外部存储器与其集成在一起而形成所谓专用字符叠加芯片。常见的有NEC公司的uPD6453字符叠加芯片以及富士通公司的MB90092字符、图形叠加芯片。

本文设计的系统中需要显示的字符量比较少，为了降低开发的成本，合理利用系统的资源，我们采用上述的第二种方案，但字符叠加控制器是由可编程逻辑器件编程实现。

3结语

本文的高性能X光视频图象采集和处理系统实现了对视频信号的实时采集、处理和存储，为信号的实时处理提供了方便。文章讨论的方案的比较与选择对于不同的系统要求都有借鉴意义，对医学视频图象数字化采集与处理方面作了一定的探讨，具有一定的应用价值。

参考文献：

[1] 张晓飞,袁祥辉.基于DSP 成像系统的视频图像采集部分的实现[J].压电与声光,2002,24(6):247-250.

[2] 郭劲斌,钟秋海.嵌入式MPEG-4视频压缩编码算法研究[J].微计算机信息,2006,(22):65-66.